设置单元特性约束的流程

用户物理约束采用 Anlogic 自定义的 ADC（Anlogic Design Constraint）格式，对 FPGA 芯片的管脚特性和内部单元特性进行约束。本文档主要介绍如何对内部单元特性进行约束。

定义如下：

set_inst_assignment {inst_name} {attributes}

inst_name: 电路的单元实例名，目前仅支持 slice，DSP，EMB，PLL 的约束；

attributes: 目前仅支持位置约束 Location，格式为 xyz 坐标。

具体流程如下：

1. 新建或打开工程（以 demo 为例）后，先设置相关参数：

   Process -> Properties -> Optimize Gate:

   set gate_sim_model ON (将生成综合后的网表文件 demo_gate_sim.v)；

2. 添加 adc 文件或通过 IO Constraint 设置管脚约束（使用方法详见 TD_User_Guide）；
3. 运行 HDL2Bit Flow ；
4. Flow 运行完后，打开已生成的 demo_gate_sim.v 文件，在该文件中查找 instance name，如图 1 所示；

```
AL_PHY_MSLICE #(
  //.LUT0("(D*C*B*~A)"),
  //.LUT1("~(C*B*~D)"),
  .CEMUX("CE"),
  .CLKMUX("CLK"),
  .DFFMODE("FF"),
  .INIT_LUT0(16'b0100000000000000),
  .INIT_LUT1(16'b1111111100111111),
  .MODE("LOGIC"),
  .REG0_REGSET("RESET"),
  .REG0_SD("MI"),
  .SRMODE("ASYNC"),
  .SRMUX("INV"))
  \_al_u180|uart/uart_rx/reg0_b2  (
  .a({open_n116,\uart/uart_rx/num [2]}),
  .b({scan_cnt[14],\uart/uart_rx/num [0]}),
  .c({scan_cnt[15],\uart/uart_rx/num [1]}),
  .ce(\uart/uart_rx/mux7_b2_sel_is_3_o ),
  .clk(sys_clk_pad),
  .d({scan_cnt[13],_al_u559_o}),
  .mi({open_n127,rs232_rx_pad}),
  .sr(sys_rstn_pad),
  .f({sm_bit_pad[6],\uart/uart_rx/mux7_b2_sel_is_3_o }),
  .q({open_n131,\uart/uart_rx/rx_temp_data [2]}));
```

图 1

5. 打开 Chip Viewer（Tools -> Chip Viewer），在 Instances 中可以查找到各种物理资源的位置，如 mslice, lslice, EMB, DSP, PLL 等，如图 2 所示;



图 2

在 Chip Viewer 中，一个 plb 包含 4 个 slice，从下往上：0,1 为 mslice，2,3 为 lslice。如图 3 所示，鼠标点击 plb，在窗口的左下角会显示该 plb 的坐标，则这个 plb 中两个 mslice 的坐标为：x10y10z0，x10y10z1；两个 lslice 的坐标为：x10y10z2，x10y10z3。



图 3

通常一个 EMB 中包含 4 个 BRAM，从下往上依次为：0,1,2,3。如图 4 所示，鼠标点击 EMB，在窗口左下角会显示该 EMB 的坐标，则 4 个 BRAM 的坐标依次为：x16y0z0，x16y0z1，x16y0z2，x16y0z3。若一个 EMB 中只包含一个 BRAM，则该 BRAM 的 z 坐标为 0。DSP 的物理坐标类似，如一个 column 中只有一个 DSP，则 z 坐标为 0，如图 5 所示。



图 4



图 5

PLL 分布在阵列的角上，z 坐标为 0，如图 6 所示。



图 6

6. 确定好 instance name 及物理位置后，在工程的 adc 文件中添加命令，如：

```
set_inst_assignment {_al_u180|uart/uart_rx/reg0_b2} {location = x10y10z0;} #mslice

set_inst_assignment {_al_u183|_al_u186} {location = x10y10z2;} #lslice

set_inst_assignment {DP_1024X16/RAM_01} {location = x16y0z0;} #BRAM

set_inst_assignment {vga_clk} {location = x0y0z0;} #PLL
```

7. 保存 adc 文件，重新运行 flow，再次打开 Chip Viewer 可验证约束是否成功。